PAT-NO:

JP355052596A

DOCUMENT-IDENTIFIER:

JP 55052596 A

TITLE:

SHIFT REGISTER CIRCUIT

PUBN-DATE:

April 17, 1980

INVENTOR-INFORMATION:

NAME

TANAKA, NORISHIGE

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP53125870

APPL-DATE:

October 13, 1978

INT-CL (IPC): G11C019/28

US-CL-CURRENT: 365/78

ABSTRACT:

PURPOSE: To simplify circuit constitution by reducing a chip size in case of IC-implementation by driving cascaded one-bit shift registers by a single clock signal.

CONSTITUTION: One-bit shift registers 20 < SB > 1 < /SB > & sim; 20 < SB > 8 < /SB > arecascaded and supplied with single clock signal ϕ in parallel, and an output from final-stage register 20<SB>8</SB> is fed back

8/30/07, EAST Version: 2.1.0.14

to initialstage

register 20 < SB > 1 < /SB > through control gate logic circuit 21 supplied with a

control signal. Those registers

20<SB>1</SB>∼20<SB>8</SB> are provided

with a circuit of N-type FETs 25 and 26 connected in series between power \cdot

supply V<SB>ss</SB> and output terminal 24 and that of P-type FETs 27 and 28 $\,$

connected in series between power supply VDD and output terminal 24. Gates of

those FETs 26 and 27 are connected for input terminal 29, and those of FETs 25

and 28 are also connected to obtain an input termianl for clock signal ϕ,

so that prior-stage and post-stage clock $\underline{inverters}$ 22 and 23 will be

constituted. Then, registers 20<SB>1</SB>∼20<SB>8</SB> are driven by

single clock signal ϕ.

COPYRIGHT: (C) 1980, JPO& Japio

(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭55-52596

⑤Int. Cl.³G 11 C 19/28

識別記号

庁内整理番号 6503-5B ④公開 昭和55年(1980) 4月17日

発明の数 1 審査請求 未請求

(全 6 頁)

50シフトレジスタ回路

願 昭53-125870

②出 願 昭53(1978)10月13日

⑫発 明 者 田中教成

大分市大字松岡3500番地東京芝 浦電気株式会社大分工場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

⑩代 理 人 弁理士 鈴江武彦 外2名

Ţ.

20特

明 組書

1. 発明の名称

シフトレジスタ回路

2. 特許請求の範囲

(1) 第1のチャンネル型を有する2個の絶験 ゲート電界効果トランジスタを第1の亀原と出 力端子との間に直列接続し、第2のチャンネル 型を有する2個の絶縁ゲート電界効果トランジ スタを第2の電源と出力端子との間に直列接続 し、上配相異なるチャンオル型を有する1方対 の絶縁ゲート電界効果トランジスタのゲート電 値とおしを接続して入力端子とすると共に、他 方対の絶録ゲート電界効果トランジスタのゲー ト電極どおしを接続してクロック信号入力端子 としてなる絶縁ゲート電界効果トランジスタ回 路を前段の出力端子と後段の入力端子とを接続 する如く偶数個縦列接続してなり、終段の絶縁 ゲート世界効果トランジスタ回路の出力信号を 初段の私職ゲート電界効果トランジスタ回路に 帰還するようにしたことを特徴とするシフトレ

シスタ回路。

3. 発明の詳細な説明

この発明は相補型の絶縁ゲート電界効果トランジスタで構成したシフトレジスタ回路に関する。

第1図は1ピットシフトレジスタをN個用いたNピットシフトレジスタ回路の一般的な構成

特別昭55-52596(2)

を示すプロツク図である。図においてN個の1 ピットシフトレジスタ11 . 11 . 11 Jn-1, Juは疑列接続されていて、初段の1ピ ットレジスタ11 の入力端子には入力信号 I N が供給されるようになつている。さらに終段の 1 ピットシフトレジスタ』 gの出力信号 OUT は、 制御ゲート論理回路2を介して、上記初段の1 ピットシフトレジスタ11の入力信号INとし て供給されるようになつている。上記制御ゲー ト論理回路2には制御信号が供給されていて、 制御ゲート論理回路 2 はこの制御信号に応じて その出力動作が制御されるようになつている。 そして初段の1ピットシフトレジスタ』。 化入 力される入力信号INは、各段の1ピットシフ トレジスタ」に並列的に供給されるクロック信 号に周期して1ピットすつ順次遅延され、終政 の 1 ピットシフトレジスタ IN ではNピット遅延 された出力信号 OUT が得られるようになつてい

第2図は上版Nピットシフトレジスタ回路を

3

され、Cの接続点に入力信号Aが供給されてい る。またN-FET 11のゲート電極にはクロッ ク借号 ø が供給され、P - FET 』3のゲート電 **像には反転クロック信号すが供給されている。** 第3図(b)に示す回路では、N- FET 10とP-FET 1 2 のゲート 電極 どおしが接続され、この 接続点に入力信号Aが供給され、さらにN-FET 11のゲート電電にクロック信号すが供給 され、P- FET 13のゲート電極に反転クロッ ク信号でが供給されている。第3図(a)に示す回 路では、N - PET 1 1 と P - PET 1 3 のゲート 単価とおしが接続され、この接続点に入力信号 Aが供給され、さらにN~ FET 10のケート電 低にクロツク信号 øが供給され、P-FET 」2 のゲート電極に反転クロック信号すが供給され ている。 第3図(d) に示す回路では、 N - FET 10 と P -FET 1 3 のゲート電衝どおしが接続され、 との接続点に入力信号Aが供給され、さらに N - FET 1 1 のゲート電極にクロック信号 ø が 供給され、P~ PET 12のゲート電極に反転ク

構成する従来の1ピットレジスタ1のシスタ1のシスタ1のシスタ1のシスタ1のシスタ1のシスタ1な、いわゆるクロックドインパータが2個面列接続された構成となつのの見のクロックドインパータまよびこの信号のクロックにはクロックになってのグロックになってのグロックになってのグロックになってのクロックになってのではかけ給されている。

第3 図(a)~(d) それぞれは上前企来の1 ピットンフトレジスタ1の前段のクロックドインパータ3 のみを具体的に示す構成図である。第3 図(a)に示す回路では、電源 V_B8 と電源 V_DD との間に2 個の N チャンネル MOS 型電界効果トランジスタ (以下 N - FET と略称する) 1 0 . 1 1 と、2 個の P チャンネル MOS 型電界効果トランジスタ (以下 P - FET と略称する) 1 2 . 1 3 とがこの値で直列接続されている。そして N - FET 1 1 と P - FET 1 2 のゲート 監徳とおしが接続

ロック信号 が 供給されている。上配第3図(a) ~ (d) それぞれに示す回路は、いすれもクロック 信号 で に 同期 してイン パータ動作するクロックドインパータとして作用する。なお他方のクロックドインパータ (を付けて) 単にクロック信号 (を) を) と 反転 クロック (を) で と が 入れ替わるだけ で ある。

ところで上野従来の1ピットシットレジスタのは、クロック信号として がとす を使用して の の の 反 転 回 め が 他 に 必 要 で あると 共 に、クロック 信号 が と 反 転 クロック 信号 が と 反 転 クロック 信号 が と 反 転 か に 従来のシットレジスタ 回路 か 化 な 独 費 回路 化 す る 場 合、 チップ サイズ の 縮 小 化 が 困 難 と か り 、 変 遺 価格 は 高 価格 に な らざる を 得 な い と い つ た 欠 点 が ある。

この発明は上配のような事情を考慮してなされたものであり、その目的とするところは、 果 積回路化する場合のチップサイズを紹小化する

ことができ、したがつて製造価格が安価なシフ トレツスタ回路を提供することにある。

以下図面を参照してこの発明の1実施例を脱 明する。第4図はこの発明のシフトレジスタ回 路の1実前例の構成を示すプロック図で、こと ては 8 ピットシフトレジスタ回路を示す。 図に おいて8個の1ピットシフトレジスタ20c. 20. . 20. 20. は縦列接続されてい · て、さらに各1ピットシフトレジスタ20には 並列的にクロック信号すが供給されるようにな つている。また初段の1ピットシフトレジスタ 20 n の入力端子には入力信号 I N が供給され るようになつていて、さらに終段の1ピツトシ フトレジスタ20。の出力信号OUTは、制御ゲ ート論理回路 2 』を介して、上記初段の1ピッ トシフトレジスタ20」に入力信号INとして 供給されるよりになつている。上記制御ゲート 論理回路 2 1 にはまた制御信号が供給されてい て、制御ゲート論理回路21はこの制御信号に 応じてその出力動作が制御されるようになつて

7

れと同じ構成のクロックドインパータ<u>23</u>を選 列接続したものである。

次に上記のように構成された回路の動作を無 7 図に示す波形図を併用して説明する。 先ず第 7 図に示すような破形の入力信号 I N を初段の 1ピットシフトレジスタ201 に入力する。入 力信号Aı(IN)高レベル(V_{DD} レベル)の ときにクロック信号もが高レベルに立上ると、 初段のシフトレジスタ20」の、前段のクロツ クドインパータ<u>2</u>2において、N - FET 2 δ . 26が共に導通し、クロックドインパータ22 の出力信号Biは低レベル(Vasレベル)にな る。次にこの状態でクロック信号すが低レベル 化反転すると、P~FET 27,28が共に導通 するので、後段のクロックドインパー 923 の出 力信号で』は第7図に示すよりに高レベルに立 上る。この時点において初段の1ピツトシフト レジスタ20」の出力信号C」は、入力信号 INよりもクロック信号もの半ピット分選延さ れたものになつている。以下同様に初段の1ピ

いる。

第 5 図は上記 8 ピットシフトレジスタ 2 0 のシン構成する各 1 ピットシフトレジスタ 2 0 のシンメル図である。図示するように 1 ピットシフトレジスタ 2 0 は、いわゆるクロックドインパータを 2 個頂列接続した構成となつていて、前段 まび 後段のクロックドインパータ 2 2 、 2 3 それぞれの 2 つクロック 滞子に 1 並列的にクロック 信号 が 供給されている。

第6回は上記 1 ピットシフトレンスタ<u>20</u>を 具体的に示す構成図である。すなわち、1 ピットシフトレンスタ<u>20</u>は図示するように、電像 V₈ a と出力 溶子 2 4 との間に 2 個の N - FET 2 5 . 2 6 を頂列 接続し、さらに電像 V_{DD} と出力 端子 2 4 との間に 2 個の P - FET 2 7 , 2 8 を頂列接続し、上記 N - FET 2 6 と P - FET 2 7 のゲート電電どおしを接続してクロック作号 6 の か 中一ト電電とおしを接続してクロック 6 号 6 の 供給 端子としたクロックドインパータ 2 2 8 に

8

ツトシフトレジスタ20. はクロツク信号もに 同期して入力信号INを順次半ピットをるいは 1 ピット選延する。さらに同様にこれに紛く 1 ピットシフトレジスタ201,201,…201 は、前段の出力信号を第7図に示すように順次 1ピット毎遅延する。したがつて終段の1ピッ トシフトレジスタ204の出力信号C。 すなわ ちOUTは、入力信号INに対して8ピット(正 確には7ピット半)分遅延された信号になつて いる。このように上計集4図に示す回路は8c ットのシフトレジスタ回路として作用する。そ してクロック信号としてはクロック信号ものみ を用いているので従来のように反転クロック信 号でを作るための反転回路は不必要となり、さ らにクロック信号を伝送するための配線は1本 設ければよいので、この回路を集積回路化する 協合にクロック信号伝達のためのパターン占有 面積は従来に比べて大幅に少なくすることがで きる。したがつて上記のような点から、上配実 施例回路を集積回路化した場合に、チップサイ

ズの個小化を実現することができる。またさらにクロック信号としてクロック信号ものみを用いているので、各段の1ピットシフトレジスタ20の出力信号CIC位相遅れがなくなり、全体の電価消費量は従来に比較して低減化されるという効果を要することができる。

ところで上前第4図に示すシフトレジスタ回路において、入力信号INが低レベルになつている期間がクロック信号4の1ピット分に相当する場合には調動作を起こす可能性がある。

第8図は上記第4図に示す回絡から1ピット シフトレジスタ20を1ピット半のみ抜き出し て示す図である。いま第9図に示すようにも。 においてクロック信号をおよび信号A. が共に 低レベルのとき、クロックドインパータ22, のP-FET27,28は共に導通し、N-FET 25,26は共に非導通となる。この結果クロ ックドインパータ22, の出力信号B. は高レ ベルとなる。このとき次段のクロックドインパー ータ23, ではN-FET26とP-FET26が

11

なり、さらにこれに嵌くクロックドインペータ 22g.の出力信号B。は低レベルのままとなる。 つまり誤動作を起こすことになる。この誤動作 を防ぐにはクロックドインペータ221 のN-FET 2 5 . 2 6 の 9m の値を小さくすると共にク ロックドインパータ231 O'N -: FET 25, 2 6 の gm の値を大きくすれば良い。これにより クロックドインパータ <u>2 2</u>。の出力信号 B: は 類10回に示すようにも、のタイミングより選 れて立下る。したがつてクロック信号はと信号 B」とが共に高レベルとなる期間が存在し、ク ロックドインパータ 2 3 m の出力信号 C m は第 10回化示すように低レベル化立下る。またと のときクロックドインパータ<u>23</u>1 の P - FET 21,28の 9m の値を小さくすると共に、クロ ックドインパータ 2·2 1 の P - FET 2 7 , 2 8 の 9m の値を大きくすれば、第10回に示すよう **にクロックドインペータ23」の出力信号C**1 はぇ。のタイミングより連れて立上る。したが つてクロック信号(と信号C」とが共に低レベ

特開昭55-52596(4)

導通し、N-FET 2 5 と P-FET 2 7 が非導通となるので、その出力状態は高インピーダンス状態となり、クロックドインバータ 2 3 g の出力係号 C 。 は第 9 図に示すようにあレベルを保つている。したがつてクロックドインバータ 2 2 g の出力 信号 B 。は第 9 図に示すように低レベルを保つている。

次にも1においてクロック信号 がおよび信号 A 1 が共に高レベルに立上ると、クロックドインパータ 2 2 1においてN - FET 2 5 . 2 6が 共に 海渦し、P - FET 2 7 . 2 8 は共に 非海過し、P - FET 2 7 . 2 8 は共に 非海過し、P - FET 2 7 . 2 8 は 大に 非海過し、P - FET 2 8 なの出力信号 B 1 は 原 9 図に 示すように 4 2 7 が 海過し、N - FET 2 6 と P - FET 2 8 が オータ 2 3 1 では、N - FET 2 6 と P - FET 2 8 が 非過し、N - PET 2 6 と P - FET 2 8 が オータ 2 3 1 では たな のっした が かっと なる。した かっと な 2 5 1 の出力信号 C 1 は 高レベルのままと

12

1

....

ルとなる期間が存在し、クロックドインパータ 220 の出力信号B・は第10図に示すように 高レベルに立上る。すなわち、誤動作を防止す ることができる。また名N - FET およひ名P -FET の 9m の値は、名 FET のケート幅、ケート 投 等を設定することにより自由に制御することが できる。

カおこの発明は上記した 1 実施例に限定されるものではなく、例えば第 6 図に示した 1 ピットシフトレジスタ 2 0 は第 1 1 図 (a) ~ (c) それぞれに示すように構成しても良いことはもちろんである。

以上税明したようにこの発明によれば、単一のクロック信号を用いるようにしたので、集積回路化する場合のチップサイズを縮小化することができ、もつて製造価格の安価なシフトレジスク回路を提供することができる。


4. 図面の簡単な説明


第1図はシフトレジスタ回路の一般的を構成を示すプロック図、第2図は従来の1ピットシ


フトレシスタのシンボル図、第3図(a)~(d) はててれたしまし、ピットシフトレジスタを詳細に示す図、第4回はこの発明の1実施例の1部の分を抜き出して示すシンボル図、第6回は第5回路を詳細に示す図、第7回は上記をありの放形図、第8回は上記をありのがあり、第8回は元子は図、第9回かよび第10回はそれぞれの発明の他の実施例の構成を示す回路図である。

201~208…1ピットシフトレジスタ、21…制御ゲート論理回路、22,23…クロックドインパータ、25,26…NチャンネルMOS 型電界効果トランジスタ、27,28…Fチャンネル MOS 型電界効果トランジスタ。


出願人代理人 并理士 鈴 江 武 彦








-607-



Cı

B₂



8/30/07, EAST Version: 2.1.0.14